简介
随着芯片设计的复杂度与流片成本呈指数级上升，传统以经验规则和人工迭代为主的设计方法正面临前所未有的挑战。大模型，特别是智能体技术的兴起，为芯片设计自动化开辟了全新范式，AI正逐步渗透从架构生成到物理实现的各个环节。本论坛邀请到来自高校及产业界的多位权威专家，聚焦AI Agent等人工智能技术在赋能芯片设计新范式的前沿探索。期待通过论坛的思维碰撞，系统梳理智能化芯片设计的当前进展、瓶颈与未来路线图，为推动领域交叉与创新突破提供有益参考。
简介为官网原文，部分内容可能未写完。
人员
主席
- 贾天宇 · 北京大学
嘉宾
- 邸志雄 · 西南交通大学
- 贾天宇 · 北京大学
- 姚治成 · 中国科学院计算技术研究所
- 王刚 · 芯动微电子科技（北京）有限公司
- 梁建忠 · 上海思尔芯技术股份有限公司
报告安排
LLM 在数字芯片设计中的可控介入点：方法、边界与预期
邸志雄 · 西南交通大学
简介
本次分享内容涵盖 LLM 驱动的 RTL 生成与验证闭环、物理实现后端调参辅助、工程结论可信性保障，以及 EDA-Agent 治理体系建设。聚焦从单点工具突破到全流程整合的系统性路径，探讨 LLM 在数字芯片设计与实现中的角色、落地边界与可信交付机制。
2.5D/3D智能体加速架构与AI辅助设计方法
贾天宇 · 北京大学
简介
智能体大模型（Agentic LLMs）的兴起对芯片设计提出了全新挑战——多任务并行、动态资源竞争与实时响应需求，使得传统芯片架构在可扩展性和灵活性上日益捉襟见肘。本报告聚焦于基于2.5D封装的智能体加速芯粒架构及其AI辅助设计方法，从架构创新与设计自动化两个维度展开讨论。在架构层面，提出了一种面向智能体大模型的芯粒架构，通过资源分区与动态调度机制，实现多芯粒间计算资源的高效协同与按需分配。在设计方法论层面，提出AgenticDSE多智能体设计空间探索框架，引入多阶段贝叶斯优化方法，系统性地加速芯粒加速器的架构搜索与参数调优过程。两者构成从“硬件架构创新”到“设计方法赋能”的闭环，为2.5D/3D封装时代下智能体加速芯片的研发提供思路。
AI驱动芯片验证：UCAgent智能体在香山处理器中的实践
姚治成 · 中国科学院计算技术研究所
简介
芯片验证环节已占据前端设计70%以上的时间与成本，且严重依赖资深工程师经验，人才稀缺导致准入门槛居高不下，成为制约产品上市时间的决定性瓶颈。在此背景下，生成式人工智能与大模型技术的爆发为EDA领域带来了突破契机，利用AI重构验证流程已成为行业共识。本报告提出并实现了一种基于Python生态与AI Agent协同的创新验证加速方案，旨在打通从高级抽象意图到电路逻辑检测的闭环。我们利用Picker工具打破验证底层接口壁垒，实现电路信号与Python高级语言的实时联通，最大化AI与电路的语义对齐能力与动态交互效率；同时构建了UCAgent智能体框架，使其能够理解自然语言验证需求，自主生成并执行针对性的验证用例，且能分析bug根因给出修改建议。实践结果表明，该方案通过自动化替代大量人工重复劳动，有效降低了芯片验证的综合成本与技术门槛，为后摩尔时代的芯片开发提供了高效、敏捷的新一代基础设施范式。
突破DDR和Serdes速度极限，打造AI大模型高带宽内存和高速互联引擎
王刚 · 芯动微电子科技（北京）有限公司
简介
AI 算力与内存带宽“剪刀差”持续扩大，内存带宽成为AI性能主要瓶颈，高速互联面临信号完整性、封装等多重设计挑战。 本报告介绍一站式国产高速IP解决方案：包含LPDDR6/HBM4/GDDR7/PCIe6/112G Serdes/Ucie等高速接口IP，覆盖端、边、云场景，助力AI芯片产业发展。
AI与EDA共生演进，思尔芯数字EDA赋能大规模芯片创新
梁建忠 · 上海思尔芯技术股份有限公司