简介
AI 大模型正加速从云端走向终端：手机、AI PC、可穿戴设备与具身智能终端都要求在地实时运行百亿参数级模型。然而端侧设备的功耗预算往往只有几瓦，传统冯·诺依曼架构下数据搬运能耗已占绝对主导，"存储墙"与"功耗墙"在端侧表现得比在数据中心更为尖锐。存算一体通过将计算嵌入存储阵列，从根源上消除搬运开销，以成熟工艺实现比肩先进制程的能效，是端侧 AI 芯片实现"弯道超车"的关键路径，也被列为国家"十五五"规划的前沿架构方向。本论坛聚焦端侧存算一体的技术攻坚与量产落地，议题包括： • 基于 SRAM 与 DRAM 工艺的存算一体芯片架构与电路设计：数字与模拟存算架构的演进、阵列与外围电路的协同优化； • 面向端侧大模型推理的芯片架构设计：算力密度、能效比与算法快速迭代之间的通用性矛盾；•编译器与软件栈如何兼容 Triton 等主流生态，让终端开发者无感迁移； • 大规模阵列的一致性、良率与自动化工具链等量产痛点； • 终端厂商视角：存算一体芯片如何真正"上机"——与手机 SoC、操作系统及应用生态的协同； • 端云协同格局下端侧 PIM 的成本账与商业闭环。论坛将汇聚存算一体芯片公司、终端厂商与高校学者，从芯片、整机到应用完整覆盖端侧产业链，探讨这一技术从流片走向规模化落地的关键一跃。
简介为官网原文，部分内容可能未写完。
人员
主席
- 全书学 · 亿铸科技
- 刘方鑫 · 上海交通大学
嘉宾
- 王卫兵 · OPPO
- 刘琦 · 复旦大学
- 叶乐 · 北京大学
- 熊大鹏 · 亿铸科技
- 卞大志 · 光羽芯辰
- 李凯 · 迈特芯
- 蒋力 · 上海交通大学
报告安排
终端产品对端侧大模型的需求与挑战
王卫兵 · OPPO
简介
报告从需求、商业可行性与技术可行性框架，探讨终端产品对端侧大模型的需求与挑战。结合主流手机厂商的公开实践，分析摘要、翻译、个人记忆与智能体等场景的用户价值，以及端侧模型在能力、体验和成本上的差距。重点讨论多模态推理对算力与带宽的要求，续航、温升、内存共享和软件适配等约束，并分析量化、稀疏模型与推测解码带来的变化。提出面向真实用户任务的联合验证思路，推动终端、模型与存内计算芯片团队共同改善端侧AI体验。
异构存算与三维集成驱动的端侧大模型推理
刘琦 · 复旦大学
简介
单一存算介质难以满足端侧大模型多样化的计算需求。本报告面向端侧大模型推理，探讨RRAM、SRAM与DRAM的异构存算协同架构：利用RRAM实现高密度存储与高能效存算，SRAM承担高带宽、低延迟的中间数据处理，DRAM提供大容量权重参数及KV Cache存储；进一步结合先进三维集成，实现不同存储与计算芯粒间的高带宽、低功耗互连；最后在此基础上，通过软硬件优化与片上动态任务调度，实现不同存储介质间的计算、访存与存储资源的高效协同，提升端侧大模型的推理时效与能效。
首创三维存算一体3D-CIM™新架构，开辟大模型推理万亿新赛道！
叶乐 · 北京大学
简介
随着大模型从训练驱动转向推理驱动，AI手机、AI PC、具身智能等端侧场景加速落地，传统冯·诺依曼架构面临“存储墙”与“功耗墙”双重瓶颈，先进工艺禁运加剧供给困境。 三维存算一体技术，通过存储与计算单元三维垂直堆叠，叠加SRAM存内计算，同等工艺下算力密度提升4倍以上；融合RV-CIM™开源指令集及编译栈，打通全自主链路，显著的降低数据搬运开销，在国产成熟工艺上实现高吞吐、低功耗、低成本推理芯片，22nm工艺即可达到传统7nm芯片算力密度，成本降低4倍，撬动大模型推理万亿新赛道。
通用存算一体的三大定律
熊大鹏 · 亿铸科技
简介
本报告针对存算一体技术路线分散、产业缺乏统一认知框架的问题，提出通用存算一体的三大定律：搬运代价定律、通用边界定律与异构终局定律，并据此给出可大规模商用的通用存算一体定义及四维评估坐标系。CIM+GPGPU超异构路线是当前唯一达到"通用存算一体"层级的技术路径，可在12-28nm成熟工艺下实现先进工艺GPU的性能，不依赖EUV与HBM，为国产AI算力提供自主可控新路径。
端侧大模型AI芯片产业化及应用
卞大志 · 光羽芯辰
简介
端侧AI，即将AI计算与决策能力从云端迁移至终端设备。其核心驱动力在于对低延迟、高隐私、低功耗的极致追求，并通过本地部署实现彻底的Token自由。随着技术发展，端侧AI正从概念走向现实，光羽芯辰有志于开启端侧大模型AI的新时代。
张量脉动，四级跃迁——迈特芯端侧大模型芯片的破局实践
李凯 · 迈特芯
简介
本演讲介绍端侧大模型部署对低功耗、高带宽、高利用率芯片的核心诉求，分析传统架构在端侧场景面临低功耗、低成本、高性能的不可能三角。通过深入解析迈特芯张量脉动TPU与3D DRAM-TPU存算协同架构，阐述如何以分布式访存与分级卸载达到利用高利用率，从而破局低成本、低功耗、高性能。同时，将进一步展开从EdgeLLM、EdgeMoE、EdgeVLM到EdgeVLA的四级技术跃迁。最后结合芯片原型展望大模型从语言、多模态到具身在端侧闭环的落地潜力。
端侧大模型时代，重新思考存算一体的系统位置
蒋力 · 上海交通大学
简介
大模型与智能体加速进入手机、AI PC等终端，端侧功耗与内存带宽约束日益突出，存算一体被视为突破"内存墙"的重要路径。但阵列内部的能效优势并不自动转化为整机收益。本报告围绕三个问题展开思辨：量化与模型结构演进之后，哪些端侧负载仍受数据移动约束？存算单元如何与CPU/NPU协同而不引入新的数据搬移与争用？从论文加速走向终端采用，还需哪些可验证的技术条件？报告结合统一共享内存、异构协同调度与大模型解码优化等前沿研究，给出未来3—5年的趋势判断及成立条件，探讨存算一体从技术亮点走向产业采用的关键一跃。